实用软件分享

quartus prime4选1怎么用 Quartus Prime 四选一电路实现方法

2026-10-15 0 次查看

quartus prime4选1指的是在 Quartus Prime 里实现一个四选一电路，也就是四选一多路选择器（4-to-1 multiplexer），它根据两位选择信号从四个输入里选一个送到输出。你可以用原理图、Verilog、VHDL 或者直接用 Quartus Prime 自带的参数化模块来搭，下面按工程创建、代码或原理图编写、引脚与约束分配、编译与仿真的顺序讲清楚。

  1. 先明确四选一多路选择器的输入输出
    做 quartus prime4选1之前，先把端口列清楚：四路数据输入一般记作 in0、in1、in2、in3，两位选择信号记作 sel1、sel0，输出记作 out。真值表是 sel1sel0 等于 00 时输出 in0，等于 01 时输出 in1，等于 10 时输出 in2，等于 11 时输出 in3。也可以只写一个两位宽的选择向量 sel[1:0]，四路数据写成 in[3:0]，输出写 out。把这一步想清楚再动手，后面无论用哪种方式实现都不会乱。
  2. 在 Quartus Prime 里新建工程并选择实现方式
    打开 Quartus Prime，用 File 菜单里的新建工程向导建立工程，指定工程目录、工程名和顶层设计实体名。此时要决定 quartus prime4选1用哪种方式实现：想画图就用 Block Diagram/Schematic File，写代码就选 Verilog HDL File 或 VHDL File。新手建议先用原理图直观搭一遍，熟悉后再换成 HDL 描述，这样对照波形更容易理解选择逻辑。
  3. 用原理图方式搭出四选一逻辑
    若选原理图，从符号库里调出四个二选一选择器或直接用基本门电路。常见做法是两级级联：第一级用两个二选一选择器，分别以 sel0 从 in0、in1 里选一个，从 in2、in3 里选一个；第二级再用一个二选一选择器，以 sel1 从这两个中间结果里选一个作为最终输出。连线时注意每个输入都要有来源，未用到的输入建议明确接地或接电源，避免综合出多余逻辑。
  4. 用 Verilog 或 VHDL 描述并编译
    写 Verilog 时可以在 always 块里用 case 语句，把 sel 的四种取值分别对应到 in0 到 in3；也可以用条件运算符嵌套或者连续赋值配合位选择。写 VHDL 时用 with select 或者 process 加 case 都可以。代码保存为顶层文件后，在 Project Navigator 里确认顶层实体名和工程设置一致，然后点编译。编译报告里会给出资源占用和引脚分配提示，留意有无未连接端口或综合警告。
  5. 分配引脚、做时序约束并下载验证
    编译通过后，用 Pin Planner 把输入输出分配到实际开发板引脚，选择信号最好放在拨码开关或按键上，四路数据和输出可以接到 LED、数码管或逻辑分析仪。分配完再重新编译一次，然后用编程器把配置文件下载到 FPGA 或 CPLD 中。上板后逐个拨动 sel，观察输出是否跟着切换；如果条件允许，也可以在 Quartus Prime 自带的仿真工具里先跑一遍波形，确认四种选择状态都正确再上板。
  6. 常见问题排查
    如果下载后输出不随选择信号变化，先检查引脚分配是否和硬件对应，再看选择信号是否真的在变化，必要时用示波器或逻辑分析仪测一测。若综合报出多驱动或未连接，重点看是否有多个模块同时驱动同一根线，或者某个输入没有赋初值。若 Quartus Prime 使用中遇到与四选一无关的工程报错，可先参考软件页说明：https://www.xxu5.com/?p=2974，按页面信息核对版本和器件支持情况。