quartus prime自动原理图

1. 明确「自动原理图」能做什么
   Quartus Prime 里的自动原理图并不是一个会替你设计电路的功能，它属于 RTL/Technology Map Viewer 的范畴。当你的工程经过 Analysis & Synthesis 或完整编译后，软件会生成一份网表文件（通常位于工程数据库文件夹中），Netlist Viewers 读取这份网表后，自动把其中的逻辑单元、寄存器、引脚和连线画成原理图。你能看到的是综合后的门级或技术映射级连接，而不是你最初写的 HDL 文本。所以，如果打开后觉得和代码长得不一样，这属于正常现象，因为自动原理图展示的是综合结果，而不是源代码本身。
2. 生成前先完成综合或编译
   要看到自动原理图，前提是工程已经成功跑过 Analysis & Synthesis 或全编译。如果只写了代码还没综合，Netlist Viewers 里会是空的或提示找不到网表。操作顺序是：先在 Quartus Prime 中打开工程，点 Processing 菜单下的 Start Compilation 或 Start Analysis & Synthesis，等进度条走完且没有阻断性错误。综合成功后，工程目录下的 db 文件夹里会出现网表相关文件，自动原理图功能才有数据可读。如果综合报错，先解决报错再继续，不要跳过。
3. 通过 Netlist Viewers 打开自动原理图
   综合完成后，在 Quartus Prime 菜单栏找到 Tools，下拉里会有 Netlist Viewers 子菜单，里面通常包含 RTL Viewer 和 Technology Map Viewer 两项。RTL Viewer 展示的是寄存器传输级结构，更接近你写的逻辑意图；Technology Map Viewer 展示的是映射到目标器件后的技术级结构，更接近实际硬件资源。点开其中一项，软件会自动读取网表并弹出原理图窗口。窗口左侧一般有层次列表，可以按模块逐层展开；右侧是图形区，支持缩放和平移。如果菜单是灰的，多半是还没成功综合，回到上一步确认。
4. 在原理图里定位和查看连接
   自动原理图打开后，你可以用左侧的 Instance 列表或 Net 列表快速定位某个信号。选中某个节点，图形区会高亮对应的连线，方便追踪它从哪来、到哪去。如果图太大，可以只展开关心的层次，不必一次性把所有模块都画出来。右键节点通常还能选择展开层次、查看属性或跳转到源代码位置（如果工程里保留了源文件关联）。需要注意，自动原理图主要是只读分析视图，不能像原理图编辑器那样直接拖拽修改逻辑。
5. 常见疑问与检查项
   如果自动原理图里看不到某个信号，先检查该信号是不是被综合优化掉了，比如常量、未使用的端口或冗余逻辑会被工具移除。如果打开 Viewer 后图形区空白，检查工程是否选对了顶层实体，以及综合是否真的成功。如果希望保留更多观察节点，可以在综合设置里调整优化选项，但不要为了看图而关掉必要优化。不同版本的 Quartus Prime 菜单文字和 Viewer 名称可能略有差异，以你本机菜单实际显示为准。遇到具体报错时，记录完整错误文本再查找对应帮助文档。

软件页面：Quartus Prime。