quartus prime lite 入门指南

1. 确认版本与器件支持
   打开 Quartus Prime Lite 后，先确认 Device 列表里是否包含你手头的 FPGA 系列。Lite 版免费但不覆盖所有高端器件，如果列表中没有目标芯片，需要更换器件或改用其他版本。可以在 Help 菜单的 About 里查看当前版本，再对照官方器件支持说明。不要凭记忆认定某个型号一定支持，以软件实际列出的为准。
2. 新建工程并指定顶层文件
   启动后选择 File 菜单下的 New Project Wizard，依次设置工程目录、工程名和顶层实体名。顶层实体名必须与设计文件里的模块名一致，否则编译会找不到顶层。接着在 Add Files 页面把已有的 Verilog 或 VHDL 源文件加入工程，没有现成文件就勾选创建新文件。最后在 Family 与 Device 页面选择目标器件，EDA 工具设置保持默认即可。
3. 编写或导入设计文件
   在工程导航栏里双击顶层文件打开编辑器，按目标功能写模块、端口和逻辑。端口方向要与后续引脚分配一致，时钟和复位建议单独列出。如果设计来自其他工程，直接复制源文件到当前工程目录再添加，避免路径指向外部导致找不到文件。保存时留意扩展名，Verilog 用 .v，VHDL 用 .vhd。
4. 分配引脚与编译约束
   选择 Assignments 菜单下的 Pin Planner，在对应端口行填写开发板实际连接的引脚编号。引脚号必须来自你板子的原理图或手册，不能随意填。需要时序约束时可另外写 SDC 文件并在 Settings 里指定。完成引脚分配后执行 Processing 菜单下的 Start Compilation，等待综合、布局布线和时序分析完整跑完。
5. 查看报告并下载到板卡
   编译结束后打开 Compilation Report，重点看 Flow Messages 和 Timing Analyzer 是否有严重警告。确认生成了 .sof 配置文件后，用 Tools 菜单下的 Programmer，选择 USB-Blaster 之类的下载线，加载 .sof 并点击 Start。如果板子没有反应，先检查下载线驱动是否识别、板子供电和引脚分配是否与原理图一致，不要直接怀疑软件损坏。
6. 熟悉常用菜单与帮助资源
   入门阶段经常用到的位置包括：Project Navigator 管理文件层级，Messages 窗口看编译信息，Assignments 菜单做引脚和器件设置，Processing 菜单启动编译。遇到语法或时序疑问，优先查软件自带 Help 里的文档，再对照开发板厂商的示例工程。把搜索词「quartus prime lite 入门指南」对应的流程走通一遍，比零散记快捷键更有效。

软件页面：Quartus Prime。