quartus prime 18.1使用教程

1. 第一步：启动并新建工程
   打开 Quartus Prime 18.1 后，在起始页选择 New Project Wizard。向导里先填写工程存放目录和工程名称，注意工程名不要用中文或空格；接着添加已有的设计文件（如 .v、.vhd、.bdf），如果没有就跳过；随后选择目标器件，可以在 Device family 里选 Cyclone、MAX 等系列，再在列表中按封装、引脚数、速度等级筛选具体型号。最后一步会显示工程摘要，确认无误后点 Finish，主界面就会加载出工程。
2. 第二步：编写或导入设计文件
   在工程里新建源文件：File → New，选择 Verilog HDL File、VHDL File 或 Block Diagram/Schematic File。写代码时注意模块名与顶层实体名一致，端口方向要明确。如果使用原理图方式，从符号库拖入门电路、输入输出引脚等元件，再用连线工具连接。保存文件时确认文件名与顶层模块名相同，否则编译会报找不到顶层。导入已有文件时，直接右键工程名选择 Add/Remove Files in Project，把文件添加进来并勾选。
3. 第三步：引脚分配与编译设置
   编译前先做引脚约束：打开 Assignments → Pin Planner，在表格里为每个输入输出端口指定 FPGA 的引脚号，引脚号要对照开发板原理图填写，不要随意指定。接着在 Assignments → Device 里确认器件型号正确。如果有时序要求，可以在 Timing Analyzer 里添加时钟约束。设置完成后点 Processing → Start Compilation，或直接点工具栏的播放按钮。编译过程中下方会显示进度和错误，出现红色 Error 需要逐条点开定位；只有全绿通过后才能进行下一步。
4. 第四步：连接下载器并烧录程序
   用 USB Blaster 下载线连接电脑和开发板的 JTAG 接口，给开发板供电。在 Quartus 里打开 Tools → Programmer，点击 Hardware Setup 选择 USB-Blaster，如果没识别到就检查驱动和连线。然后在 Programmer 窗口里点 Auto Detect 识别芯片，选中要下载的 .sof 文件（编译生成的），勾选 Program/Configure，点 Start 开始下载。下载完成后开发板应立刻运行你的设计；若需要掉电保存，还要把 .sof 转换为 .jic 并烧写到配置芯片。
5. 第五步：常见使用问题与检查项
   如果编译报错找不到顶层，检查顶层实体名与工程设置中的 Top-level entity 是否一致；如果引脚报错，回到 Pin Planner 确认没有遗漏或重复分配；如果下载失败，先确认下载器驱动、JTAG 线序和开发板供电，再重新 Auto Detect。想仿真验证逻辑，可以在工程里新建 University Program VWF 波形文件，加入输入激励后运行功能仿真。每次修改代码或引脚后，记得重新编译再下载，避免用旧的 .sof 文件。

软件页面：Quartus Prime。